SCAN DESIGN USING STANDARD FLIP-FLOPS

被引：5
作者：
REDDY, SM
DANDAPANI, R
机构：
[1] UNIV IOWA,DEPT ELECT & COMP ENGN,IOWA CITY,IA 52242
[2] UNIV COLORADO,DEPT ELECT ENGN,COLORADO SPRINGS,CO 80933
来源：
IEEE DESIGN & TEST OF COMPUTERS | 1987年 / 4卷 / 01期
关键词：
D O I：
10.1109/MDT.1987.295115
中图分类号：
TP3 [计算技术、计算机技术];
学科分类号：
0812 ;
摘要：
LOGIC CIRCUITS, SEQUENTIAL
引用
收藏
页码：52 / 54
页数：3
相关论文
共 7 条
[1]  
AGRAWAL O, 1986, ELECTRONIC DESI 0724, P101
[2]  
ANDO H, 1980, FEB P COMPCON 80 SAN, P50
[3]  
EICHELBERGER EB, 1978, J DES AUTOM FAULT, V2, P165
[4]  
FUNATSU S, 1975, JUN DES AUT C BOST, P114
[5]   A NOVEL CLOCKING TECHNIQUE FOR VLSI CIRCUIT TESTABILITY [J].
MERCER, MR ;
AGRAWAL, VD .
IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1984, 19 (02) :207-212
[6]  
STEWART JH, 1977, OCT IEEE SEM TEST C, P6
[7]  
WILLIAMS M, 1973, IEEE T COMPUT, V22, P44
1