A NOVEL CLOCKING TECHNIQUE FOR VLSI CIRCUIT TESTABILITY

被引：5

作者：

MERCER, MR ^{[1
]}

AGRAWAL, VD ^{[1
]}

机构：

[1] BELL TEL LABS INC,TEST AIDS GRP,MURRAY HILL,NJ 07974

来源：

关键词：

D O I：

10.1109/JSSC.1984.1052118

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：207 / 212

页数：6

相关论文

共 5 条

[1]

BOTTORFF PS, 1977, 14TH P DES AUT C, P479

[2]

EICHELBERGER EB, 1978, J DES AUTOM FAULT, V2, P165

[3]

Funatsu S., 1978, 1978 Semiconductor Test Conference, P98

[4]

Persky G., 1977, Journal of Design Automation & Fault-Tolerant Computing, V1, P217

WILLIAMS, MJ ;

ANGELL, JB .