EFFICIENT TESTING OF OPTIMAL TIME ADDERS

被引：10
作者：
BECKER, B
机构：
来源：
IEEE TRANSACTIONS ON COMPUTERS | 1988年 / 37卷 / 09期
关键词：
D O I：
10.1109/12.2262
中图分类号：
TP3 [计算技术、计算机技术];
学科分类号：
0812 ;
摘要：
引用
收藏
页码：1113 / 1121
页数：9
相关论文
共 17 条
[1]  
ABADIR MS, 1983, COMPUT SURV, V15, P175, DOI 10.1145/356914.356916
[2]  
ABRAHAM JA, 1981, IEEE T COMPUT, V30, P875, DOI 10.1109/TC.1981.1675718
[3]   AN EASILY TESTABLE OPTIMAL-TIME VLSI-MULTIPLIER [J].
BECKER, B .
ACTA INFORMATICA, 1987, 24 (04) :363-380
[4]  
BECKER B, TR161984
[5]  
BECKER B, 1986, TR041986
[6]  
BECKER B, 1987, EUROMICRO J, V20, P153
[7]   A REGULAR LAYOUT FOR PARALLEL ADDERS [J].
BRENT, RP ;
KUNG, HT .
IEEE TRANSACTIONS ON COMPUTERS, 1982, 31 (03) :260-264
[8]  
Breuer M. A., 1976, DIAGNOSIS RELIABLE D
[9]   A HARDWARE APPROACH TO SELF-TESTING OF LARGE PROGRAMMABLE LOGIC-ARRAYS [J].
DAEHN, W ;
MUCHA, J .
IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, 1981, 28 (11) :1033-1037
[10]  
FERGUSON J, 1983, 6TH P S COMP AR AARH
12