ON PATH SELECTION IN COMBINATIONAL LOGIC-CIRCUITS

被引：96

作者：

LI, WN ^{[1
]}

REDDY, SM ^{[1
]}

SAHNI, SK ^{[1
]}

机构：

[1] UNIV IOWA,DEPT ELECT & COMP ENGN,IOWA CITY,IA 52242

来源：

关键词：

D O I：

10.1109/43.21819

中图分类号：

TP3 [计算技术、计算机技术];

学科分类号：

0812 ;

摘要：

引用

页码：56 / 63

页数：8

共 15 条

[1]

AGRAWAL VD, 1982, 19TH P ACM IEEE DES, P629

[2]

ALHUSSEIN MH, 1985, VLSI DESIGN FEB, P86

[3]

BRGLEZ F, 1985, JUN P IEEE INT S CIR

[4] TIMING ANALYSIS OF COMPUTER HARDWARE [J].

HITCHCOCK, RB ;

SMITH, GL ;

CHENG, DD .

[5]

HITCHCOCK RB, 1982, 19TH P DES AUT C, P594

[6]

Lawler E.L., 1976, COMBINATORIAL OPTIMI

[7]

LIN CJ, 1987, IEEE T COMPUTER SEP, P694

[8]

LIU HT, 1987, DELAY TEST GENERATIO

[9]

MALAIYA YK, 1983, 1983 P INT TEST C, P560

[10]

MCCLUSKEY EJ, 1986, LOGIC DESIGN PRINCIP