首页
学术期刊
论文检测
AIGC检测
热点
更多
数据
VDS VOLTAGE CAPABILITIES OF A DIFFUSED JFET WITH A VERTICAL-CHANNEL ARRANGEMENT
被引:4
作者
:
MORENZA, JL
论文数:
0
引用数:
0
h-index:
0
机构:
CNRS,LAB AUTOM & ANAL SYST,7 AVE COLONEL ROCHE,31400 TOULOUSE,FRANCE
CNRS,LAB AUTOM & ANAL SYST,7 AVE COLONEL ROCHE,31400 TOULOUSE,FRANCE
MORENZA, JL
[
1
]
ESTEVE, D
论文数:
0
引用数:
0
h-index:
0
机构:
CNRS,LAB AUTOM & ANAL SYST,7 AVE COLONEL ROCHE,31400 TOULOUSE,FRANCE
CNRS,LAB AUTOM & ANAL SYST,7 AVE COLONEL ROCHE,31400 TOULOUSE,FRANCE
ESTEVE, D
[
1
]
机构
:
[1]
CNRS,LAB AUTOM & ANAL SYST,7 AVE COLONEL ROCHE,31400 TOULOUSE,FRANCE
来源
:
ELECTRONICS LETTERS
|
1975年
/ 11卷
/ 08期
关键词
:
D O I
:
10.1049/el:19750132
中图分类号
:
TM [电工技术];
TN [电子技术、通信技术];
学科分类号
:
0808 ;
0809 ;
摘要
:
引用
收藏
页码:172 / 174
页数:3
相关论文
共 12 条
[11]
YAGI H, 1974, JAPAN ELECTRON IND, V21, P46
[12]
YAGI H, 1974, JAPAN ELECTRON IND, V21, P25
←
1
2
→
共 12 条
[11]
YAGI H, 1974, JAPAN ELECTRON IND, V21, P46
[12]
YAGI H, 1974, JAPAN ELECTRON IND, V21, P25
←
1
2
→