DESIGN METHODOLOGY FOR STOPPABLE CLOCK SYSTEMS

被引：6

作者：

LIM, W

机构：

来源：

IEE PROCEEDINGS-E COMPUTERS AND DIGITAL TECHNIQUES | 1986年 / 133卷 / 01期

关键词：

D O I：

10.1049/ip-e.1986.0006

中图分类号：

TP3 [计算技术、计算机技术];

学科分类号：

0812 ;

摘要：

引用

页码：65 / 69

页数：5

共 12 条

[1] PARALLEL VISUAL COMPUTATION [J].

BALLARD, DH ;

HINTON, GE ;

SEJNOWSKI, TJ .

[2] PARALLELISM IN VISION [J].

BRADY, M .

[3] ANOMALOUS BEHAVIOR OF SYNCHRONIZER AND ARBITER CIRCUITS [J].

CHANEY, TJ ;

MOLNAR, CE .

[4]

CHANEY TJ, 1972, SEP P COMPCON 72 IEE, P317

[5]

DENNIS JB, 1980, COMPUTER, V13, P46

[6]

FISHER AL, 1985, IEEE T COMPUT, V34, P734, DOI 10.1109/TC.1985.1676619

[7]

Hillis W. D., 1985, THESIS MASSACHUSETTS

[8]

KOHAVI Z, 1970, SWITCHING FINITE AUT

[9] CLOCKS AND THE PERFORMANCE OF SYNCHRONIZERS [J].

LIM, WYP ;

COX, JR .

IEE PROCEEDINGS-E COMPUTERS AND DIGITAL TECHNIQUES, 1983, 130 (02) :57-64

[10] ANOMALOUS RESPONSE-TIMES OF INPUT SYNCHRONIZERS [J].

PECHOUCEK, M .