A 1.5-V DRAM FOR BATTERY-BASED APPLICATIONS

被引：15

作者：

AOKI, M

ETOH, J

ITOH, K

KIMURA, SI

KAWAMOTO, Y

机构：

[1] Hitachi Ltd, Kokubunji, Tokyo, Jpn

来源：

IEEE JOURNAL OF SOLID-STATE CIRCUITS | 1989年 / 24卷 / 05期

关键词：

D O I：

10.1109/JSSC.1989.572581

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：1206 / 1212

页数：7

共 8 条

[1] A 60-NS 16-MBIT CMOS DRAM WITH A TRANSPOSED DATA-LINE STRUCTURE [J].

AOKI, M ;

NAKAGOME, Y ;

HORIGUCHI, M ;

TANAKA, H ;

IKENAGA, S ;

ETOH, J ;

KAWAMOTO, Y ;

KIMURA, S ;

TAKEDA, E ;

SUNAMI, H ;

ITOH, K .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1988, 23 (05) :1113-1119

[2]

AOKI M, 1988, FEB ISSCC, P238

[3] A STORAGE-NODE-BOOSTED RAM WITH WORD-LINE DELAY COMPENSATION [J].

FUJISHIMA, K ;

SHIMOTORI, K ;

OZAKI, H ;

NAKANO, T .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1982, 17 (05) :872-876

[4] DUAL-OPERATING-VOLTAGE SCHEME FOR A SINGLE 5-V 16-MBIT DRAM [J].

HORIGUCHI, M ;

AOKI, M ;

TANAKA, H ;

ETOH, J ;

NAKAGOME, Y ;

IKENAGA, S ;

KAWAMOTO, Y ;

ITOH, K .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1988, 23 (05) :1128-1132

[5]

IKENEGA S, 1988, AUG S VLSI CIRC DIG, P79

[6]

KALTER H, 1983, SEP S VLSI TECHN, P74

[7]

KIMURA S, 1988, DEC IEDM, P596

[8]

KIMURA S, 1987, 19TH C SOL STAT DEV, P19

← 1 →