Instruction set design and optimizations for address computation in DSP architectures

被引：8

作者：

Araujo, G ^{[1
]}

Sudarsanam, A ^{[1
]}

Malik, S ^{[1
]}

机构：

[1] PRINCETON UNIV,DEPT ELECT ENGN,PRINCETON,NJ 08544

来源：

9TH INTERNATIONAL SYMPOSIUM ON SYSTEMS SYNTHESIS, PROCEEDINGS | 1996年

关键词：

D O I：

10.1109/ISSS.1996.565889

中图分类号：

TP3 [计算技术、计算机技术];

学科分类号：

0812 ;

摘要：

引用

页码：102 / 107

页数：6