Experimental gate misalignment analysis on double gate SOI MOSFETs

被引：21

作者：

Widiez, J ^{[1
]}

Daugé, F ^{[1
]}

Vinet, M ^{[1
]}

Poiroux, T ^{[1
]}

Previtali, B ^{[1
]}

Mouis, M ^{[1
]}

Deleonibus, S ^{[1
]}

机构：

[1] CEA, DRT, LETI, F-38054 Grenoble 9, France

来源：

2004 IEEE INTERNATIONAL SOI CONFERENCE, PROCEEDINGS | 2004年

关键词：

D O I：

10.1109/SOI.2004.1391609

中图分类号：

TH7 [仪器、仪表];

学科分类号：

0804 ; 080401 ; 081102 ;

摘要：

引用

页码：185 / 186

页数：2

共 7 条

[1]

ALLIBERT F, 2001, P ESSDERC

BALESTRA, F ;

CRISTOLOVEANU, S ;

BENACHIR, M ;

BRINI, J ;

ELEWA, T .

[3]

Frank D. J., 1992, International Electron Devices Meeting 1992. Technical Digest (Cat. No.92CH3211-0), P553, DOI 10.1109/IEDM.1992.307422

[4]

LIM H, 1983, IEEE T ELEC DEV

[5]

Silvaco, ATL US MAN

[6]

WONG HS, 1994, INTERNATIONAL ELECTRON DEVICES MEETING 1994 - IEDM TECHNICAL DIGEST, P747, DOI 10.1109/IEDM.1994.383315

[7]

ZHANG S, 2003, IEEE T ELECTRON DEV, P2297