Latency-constrained resynchronization for multiprocessor DSP implementation

被引：0

作者：

Bhattacharyya, SS ^{[1
]}

Sriram, S ^{[1
]}

Lee, EA ^{[1
]}

机构：

[1] HITACHI AMER LTD,SEMICOND RES LAB,SAN JOSE,CA 95134

来源：

INTERNATIONAL CONFERENCE ON APPLICATION-SPECIFIC SYSTEMS, ARCHITECTURES AND PROCESSORS 1996, PROCEEDINGS | 1996年

关键词：

D O I：

10.1109/ASAP.1996.542830

中图分类号：

TP3 [计算技术、计算机技术];

学科分类号：

0812 ;

摘要：

引用

页码：365 / 380

页数：16