Highly robust 0.25-mu m single-poly-gate CMOS with inter-well deep trenches

被引：3

作者：

Inokawa, H ^{[1
]}

Okazaki, Y ^{[1
]}

Nishimura, K ^{[1
]}

Date, S ^{[1
]}

Ishihara, T ^{[1
]}

Mizusawa, T ^{[1
]}

Miyake, M ^{[1
]}

Kobayashi, T ^{[1
]}

Tsuchiya, T ^{[1
]}

机构：

[1] NIPPON TELEGRAPH & TEL PUBL CORP, LSI LABS, ATSUGI, KANAGAWA 24301, JAPAN

来源：

1996 SYMPOSIUM ON VLSI TECHNOLOGY: DIGEST OF TECHNICAL PAPERS | 1996年

关键词：

D O I：

10.1109/VLSIT.1996.507856

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：218 / 219

页数：2