100Gb/s Ethernet Chipsets in 65nm CMOS Technology

被引：0

作者：

Jiang, Jhih-Yu ^{[1
]}

Chiang, Ping-Chuan ^{[1
]}

Hung, Hao-Wei ^{[1
]}

Lin, Chen-Lun ^{[1
]}

Yoon, Ty ^{[2
]}

Lee, Jri ^{[1
]}

机构：

[1] Natl Taiwan Univ, Taipei 10764, Taiwan

[2] Basas Microelect, Beijing, Peoples R China

来源：

2013 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE DIGEST OF TECHNICAL PAPERS (ISSCC) | 2013年 / 56卷

关键词：

D O I：

暂无

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：120 / U908

页数：3

共 7 条

[1]

Jri Lee, 2009, 2009 IEEE International Solid-State Circuits Conference (ISSCC 2009), P366, DOI 10.1109/ISSCC.2009.4977460

[2]

Lee J, 2010, ISSCC FEB, P374

[3]

LEE J, 2006, IEEE INT SOL STAT CI, P92

[4]

Ono G., 2011, 2011 IEEE International Solid-State Circuits Conference (ISSCC 2011), P148, DOI 10.1109/ISSCC.2011.5746258

[5]

Proesel J., 2012, 2012 IEEE International Solid-State Circuits Conference (ISSCC), P418, DOI 10.1109/ISSCC.2012.6177072

[6]

Takemoto T., 2012, 2012 IEEE Symposium on VLSI Circuits, P106, DOI 10.1109/VLSIC.2012.6243812

[7]

Wang HD, 2009, SYMP VLSI CIRCUITS, P50