A fast compact addition architecture for low power microprocessors and DSP chips

被引：0

作者：

Gayles, ES ^{[1
]}

Owens, RM ^{[1
]}

Irwin, MJ ^{[1
]}

机构：

[1] PENN STATE UNIV,DEPT COMP ENGN & SCI,ARCHITECTURE & VLSI CAD GRP,UNIVERSITY PK,PA 16802

来源：

NINTH ANNUAL IEEE INTERNATIONAL ASIC CONFERENCE AND EXHIBIT, PROCEEDINGS | 1996年

关键词：

D O I：

10.1109/ASIC.1996.551960

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：41 / 44

页数：4