5.6Mb/mm2 1R1W 8T SRAM Arrays Operating down to 560mV Utilizing Small-Signal Sensing with Charge-Shared Bitline and Asymmetric Sense Amplifier in 14nm FinFET CMOS Technology

被引：0

作者：

Keane, John ^{[1
]}

Kulkarni, Jaydeep ^{[1
]}

Koo, Kyung-Hoae ^{[1
]}

Nalam, Satyanand ^{[1
]}

Guo, Zheng ^{[1
]}

Karl, Eric ^{[1
]}

Zhang, Kevin ^{[1
]}

机构：

[1] Intel Corp, Hillsboro, OR 97124 USA

来源：

2016 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC) | 2016年 / 59卷

关键词：

D O I：

暂无

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：308 / U429

页数：3

共 7 条

[1]

Fujiwara H, 2015, ISSCC DIG TECH PAP I, V58, P312

[2]

Kulkarni J., 2013, IEEE S VLSI CIRC, pC126

[3]

Kyung-Hoae Koo, 2015, 2015 Symposium on VLSI Circuits (VLSI Circuits), pC266, DOI 10.1109/VLSIC.2015.7231282

[4]

Qazi Masood, 2010, 2010 IEEE International Solid-State Circuits Conference (ISSCC), P350, DOI 10.1109/ISSCC.2010.5433818

[5]

Yabuuchi M, 2013, IEEE CUST INTEGR CIR

[6]

Yabuuchi M, 2014, ISSCC DIG TECH PAP I, V57, P234, DOI 10.1109/ISSCC.2014.6757414

Yang, BD ;

Kim, LS .