Scalability of conventional and sidewall-sealed LOCOS technology for 256Mbit DRAM array and periphery isolation

被引：0

作者：

Rodder, M ^{[1
]}

Hwang, JM ^{[1
]}

Chen, IC ^{[1
]}

机构：

[1] TEXAS INSTRUMENTS INC,SEMICOND PROC & DEVICE CTR,DALLAS,TX 75265

来源：

MICROELECTRONIC DEVICE AND MULTILEVEL INTERCONNECTION TECHNOLOGY II | 1996年 / 2875卷

关键词：

isolation; DRAM; 256Mbit DRAM; LOGOS; sidewall-sealed LOGOS; recessed LOGOS;

D O I：

暂无

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：236 / 243

页数：8