A VLSI array processor with embedded scalability for hierarchical image compression

被引：0

作者：

VegaPineda, J ^{[1
]}

Suriano, MA ^{[1
]}

Villalva, VM ^{[1
]}

Cabrera, SD ^{[1
]}

Chang, YC ^{[1
]}

机构：

[1] UNIV TEXAS,DEPT ELECT & COMP ENGN,EL PASO,TX 79968

来源：

ISCAS 96: 1996 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS - CIRCUITS AND SYSTEMS CONNECTING THE WORLD, VOL 4 | 1996年

关键词：

D O I：

暂无

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：168 / 171

页数：4