一种高速并行FFT处理器的VLSI结构设计

被引:13
作者
万红星
陈禾
韩月秋
机构
[1] 北京理工大学电子工程系信号与信息处理专业
[2] 北京理工大学电子工程系信号与信息处理专业 北京
[3] 北京
关键词
FFT蝶形单元; 块浮点; 流水线;
D O I
10.16157/j.issn.0258-7998.2005.05.016
中图分类号
TN702 [设计、分析、计算];
学科分类号
080902 ;
摘要
在OFDM系统的实现中,高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上,研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此结构控制单元简单,便于模块化设计。经硬件验证,达到设计要求。在系统时钟为100MHz时,1024点18位复数FFT的计算时间为13滋s。
引用
收藏
页码:45 / 48
页数:4
相关论文
共 4 条
[1]   用FPGA实现FFT的研究 [J].
刘朝晖 ;
韩月秋 .
北京理工大学学报, 1999, (02) :106-110
[2]   FFT处理器无冲突地址生成方法 [J].
马余泰 .
计算机学报, 1995, (11) :875-880
[3]   快速傅里叶变换FFT的发展现状──纪念FFT发表30周年 [J].
马维祯 .
华南理工大学学报(自然科学版), 1995, (05) :37-46
[4]  
http://nova.stanford.edu/-bbass/fftinfor.htm .