可变2~n点流水线FFT处理器的设计与实现

被引：5

作者：

高振斌

陈禾

韩月秋

机构：

[1] 北京理工大学信息科学技术学院电子工程系,北京理工大学信息科学技术学院电子工程系,北京理工大学信息科学技术学院电子工程系北京　河北工业大学信息学院天津　,北京　,北京

来源：

北京理工大学学报 | 2005年 / 03期

关键词：

傅里叶变换; 流水线结构; 现场可编程门阵列; 硬件描述语言; 块浮点;

D O I：

10.15918/j.tbit1001-0645.2005.03.019

中图分类号：

TP332 [运算器和控制器（CPU）];

学科分类号：

081201 ;

摘要：

设计一种可以连续计算N点复数序列傅里叶变换(FFT)的流水线结构处理器,其序列长度N(为2的幂)可变.流水线结构由乒乓存储器将基本运算模块级联而成,对输入数据的顺序以及流水运算的级数加以控制便可计算不同长度序列FFT.给出了由序列长度控制输入数据倒序、旋转因子寻址以及数据输出的实现方法.数据采用块浮点表示,提高了运算精度.用硬件描述语言VHDL在寄存器传输级(RTL级)进行描述,并在单片FPGA上实现.该芯片可工作在80MHz,连续计算时,处理长度为1024点的序列仅需12.8μs.

引用

页码：268 / 271

页数：4