隧道场效应晶体管静电放电冲击特性研究

被引:3
作者
王源 [1 ,2 ]
张立忠 [1 ]
曹健 [1 ]
陆光易 [1 ]
贾嵩 [1 ,2 ]
张兴 [1 ,2 ]
机构
[1] 北京大学微纳电子学研究院
[2] 微纳电子与集成系统协同创新中心
关键词
隧道场效应晶体管(TFET); 静电放电(ESD); 传输线脉冲(TLP); 带带隧穿机理;
D O I
暂无
中图分类号
O461 [气体放电(气体导电)];
学科分类号
0809 ; 080901 ;
摘要
随着器件尺寸的不断减小,集成度的逐步提高,功耗成为了制约集成电路产业界发展的主要问题之一.由于通过引入带带隧穿机理可以实现更小的亚阈值斜率,隧道场效应晶体管(TFET)器件已成为下一代集成电路的最具竞争力的备选器件之一.但是TFET器件更薄的栅氧化层、更短的沟道长度容易使器件局部产生高的电流密度、电场密度和热量,使得其更容易遭受静电放电(ESD)冲击损伤.此外,TFET器件基于带带隧穿机理的全新工作原理也使得其ESD保护设计面临更多挑战.本文采用传输线脉冲的ESD测试方法深入分析了基本TFET器件在ESD冲击下器件开启、维持、泄放和击穿等过程的电流特性和工作机理.在此基础之上,给出了一种改进型TFET抗ESD冲击器件,通过在源端增加N型高掺杂区,有效的调节接触势垒形状,降低隧穿结的宽度,从而获得更好的ESD设计窗口.
引用
收藏
页码:376 / 383
页数:8
相关论文
共 3 条
[1]   基于深亚微米工艺的栅接地NMOS静电放电保护器件衬底电阻模型研究 [J].
吴晓鹏 ;
杨银堂 ;
高海霞 ;
董刚 ;
柴常春 .
物理学报, 2013, 62 (04) :432-438
[2]   栅耦合型静电泄放保护结构设计 [J].
王源 ;
贾嵩 ;
孙磊 ;
张钢刚 ;
张兴 ;
吉利久 .
物理学报, 2007, (12) :7242-7247
[3]  
On-chip ESD protection for integrated circuits:an IC design perspective .2 Wang A Z. Kluwer Academic . 2002