基于FPGA的FESH分组密码算法高速实现

被引：5

作者：

王建新 ^{[1
]}

周世强 ^{[1
]}

肖超恩 ^{[1
]}

张磊 ^{[1
,2
]}

机构：

[1] 北京电子科技学院电子与通信工程系

[2] 北京工商大学农产品质量安全追溯技术及应用国家工程实验室

来源：

信息网络安全 | 2021年 / 21卷 / 01期

基金：

国家重点研发计划;

关键词：

FESH; 分组密码; Verilog HDL高速实现; 流水线设计;

D O I：

暂无

中图分类号：

TN918.1 [理论];

学科分类号：

070104 ;

摘要：

FESH分组密码算法为2019年全国密码算法竞赛中进入第二轮评选的密码算法。文章对该算法的FESH-128-128型进行Verilog HDL高速实现,在有限状态机的基础上对顶层模块采用流水线设计方法进行优化,通过寄存器存储中间数据,提高运行效率。实验结果表明,在软件Quartus II 15.0上使用5CEFA7F31C6芯片进行综合设计,采用流水线设计方法进行优化后,算法最高运行速率达到296.74?MHz,相较于有限状态机实现提高了98.28%;吞吐率达到37.98?Gbps,相较于有限状态机实现提升了约33倍。

引用

页码：57 / 64

页数：8

共 23 条

[1]

分组密码扩散层与混淆层的研究与分析.[D].李凡.山东师范大学.2020, 08

[2]

面向物联网应用的轻量级分组密码算法的设计与分析.[D].张景芝.电子科技大学.2020, 07

[3]

面向车联网安全通信的密码应用技术研究.[D].桂壮.电子科技大学.2020, 07

[4]

基于有限状态机的乘法器设计与实现.[D].商丽卫.太原科技大学.2012, 01

[5]

基于属性的格密码及其在信息安全访问控制中的应用.[D].刘丽华.西安理工大学.2019, 01

[6]

分组密码算法的若干安全性分析方法研究.[D].韩国勇.山东师范大学.2019, 09

[7] High-throughput and flexible ASIC implementations of SIMON and SPECK lightweight block ciphers [J].

Rashidi, Bahram .

INTERNATIONAL JOURNAL OF CIRCUIT THEORY AND APPLICATIONS, 2019, 47 (08) :1254-1268

[8]

A secure password-based authentication and key agreement scheme using smart cards.[J].Dheerendra Mishra;Ashok Kumar Das;Ankita Chaturvedi;Sourav Mukhopadhyay.Journal of Information Security and Applications.2015,

[9]

Synthesis Optimization for Finite State Machine Design in FPGAs.[J]..International Journal of VLSI Design & Communication Systems(VLSICS).2012, 6

[10] 256比特密码算法在5G移动通信系统应用中关键问题研究 [J].

冯程 .

信息安全研究, 2020, 6 (08) :716-721

← 1 2 3 →