Physical Limitations and Technological Barriers in Development of MOS VLSI Circuits.

被引：0

作者：

Jakubowski, Andrzej ^{[1
]}

Swit, Alfred ^{[1
]}

机构：

[1] Politechnika Warszawska, Inst, Technologii Elektronowej, Warsaw,, Pol, Politechnika Warszawska, Inst Technologii Elektronowej, Warsaw, Pol

来源：

Elektronika Warszawa | 1984年 / 25卷 / 06期

关键词：

D O I：

暂无

中图分类号：

学科分类号：

摘要：

引用

页码：14 / 22