Fast FPGA-based pipelined digit-serial/parallel multipliers

被引：0

作者：

Valls, Javier ^{[1
]}

Sansaloni, Trini ^{[1
]}

Peiro, Marcos M. ^{[1
]}

Boemo, Eduardo ^{[1
]}

机构：

[1] Universidad Politecnica de Valencia, Valencia, Spain

来源：

Proceedings - IEEE International Symposium on Circuits and Systems | 1999年 / 1卷

关键词：

D O I：

暂无

中图分类号：

学科分类号：

摘要：

引用