Memory-efficient and high-performance parallel-pipelined architectures for 5/3 forward and inverse discrete wavelet transform

被引：0

作者：

Department of Microelectronics Engineering, Chung Hua University, 707, Sec 2, Wufu Road, Hsinchu 30012, Taiwan ^{[1
]}

机构：

来源：

WSEAS Trans. Electron. | 2007年 / 2卷 / 32-41期

关键词：

Parallel processing systems;

D O I：

暂无

中图分类号：

学科分类号：

摘要：

引用