A three-dimensional simulation study of source/drain-tied double-gate fin field-effect transistor design for 16-nm half-pitch technology generation and beyond

被引：0

作者：

Eng, Yi-Chuen ^{[1
]}

Lin, Jyi-Tsong ^{[1
]}

Chang, Tzu-Feng ^{[1
]}

Chen, Chun-Yu ^{[1
]}

Fan, Yi-Hsuan ^{[1
]}

Chen, Cheng-Hsin ^{[1
]}

Lin, Po-Hsieh ^{[1
]}

机构：

[1] Department of Electrical Engineering, National Sun Yat-Sen University, No. 70, Lienhai Rd., Kaohsiung 80424, Taiwan

来源：

关键词：

Compendex;

D O I：

084301

中图分类号：

学科分类号：

摘要：

Capacitance

引用