A performance-driven floorplanning method with interconnect performance estimation

被引：0

作者：

Yamasaki, Shinya ^{[1
]}

Nakaya, Shingo ^{[1
]}

Wakabayashi, Shin'ichi ^{[1
]}

Koide, Tetsushi ^{[2
]}

机构：

[1] Graduate School of Engineering, Hiroshima University, Higashi-hiroshima-shi, 739-8527, Japan

[2] Res. Ctr. for Nanodevices and Syst., Hiroshima University, Higashi-hiroshima-shi, 739-8526, Japan

来源：

关键词：

D O I：

暂无

中图分类号：

学科分类号：

摘要：

引用