THE IMPACT OF DATA-LINE INTERFERENCE NOISE ON DRAM SCALING

被引：42

作者：

NAKAGOME, Y

AOKI, M

IKENAGA, S

HORIGUCHI, M

KIMURA, S

KAWAMOTO, Y

ITOH, K

机构：

来源：

IEEE JOURNAL OF SOLID-STATE CIRCUITS | 1988年 / 23卷 / 05期

关键词：

D O I：

10.1109/4.5933

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

收藏

页码：1120 / 1127

页数：8

相关论文

共 5 条

[1]

AOKI M, 1988, FEB ISSCC DIG TECH P, P250

[2]

HIDAKA H, 1988, FEB ISSCC, P238

[3]

IKENAGA S, 1987, OCT C IECE JAP C REC, P1

[4] A 5 V-ONLY 64K DYNAMIC RAM BASED ON HIGH S-N DESIGN [J].

MASUDA, H ;

HORI, R ;

KAMIGAKI, Y ;

ITOH, K ;

KAWAMOTO, H ;

KATTO, H .

IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1980, 15 (05) :846-854

[5]

YOSHIDA M, 1985, MAY S VLSI TECHN, P66