CLOCKED CMOS CALCULATOR CIRCUITRY

被引：60

作者：

SUZUKI, Y ^{[1
]}

ODAGAWA, K ^{[1
]}

ABE, T ^{[1
]}

机构：

[1] TOKYO SHIBAURA ELECT CO LTD,TRANSISTOR WORKS,DIGITAL IC ENGN DEPT,KAWASAKI,JAPAN

来源：

关键词：

D O I：

10.1109/JSSC.1973.1050440

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：462 / 469

页数：8

相关论文

共 8 条

[1]

AIHARA M, 1972, TOSHIBA REV JAPAN, V27, P1079

[2]

BURNS JR, 1964, RCA REV, P627

[3]

CRAWFORD RH, 1967, MOSFET CIRCUIT DESIG

[4]

CRAWFORD RH, 1969, IEEE J SOLID-ST CIRC, VSC 4, P145

[5]

GUPTA A, 1972, IEEE J SOLID ST CIRC, VSC 7, P389

[6] COST-SIZE OPTIMA OF MONOLITHIC INTEGRATED CIRCUITS [J].

MURPHY, BT .

[7]

SUZUKI Y, 1973, ISSCC DIG TECH PAPER, P58

[8]

TORRERO EA, 1972, ELECTRON DES APR, P54